Каталог RSS-каналов
Статистика

RSS-каналов в каталоге: 374

Добавлено сегодня: 0

Добавлено вчера: 0

Культура / Музыка

Основы электроакустики

Разберёмся в основах звуковоспроизведения. 

Найдено 18 записей
Реверсивные регистры

Рассмотрим работу реверсивных регистров на примере двух ИМС. Реверсивный регистр КМ555ИР11 (рис.25.9) реализует че-тыре режима работы, а именно: хранение четырехразрядного ко-да, сдвиг кода влево, сдвиг кода вправо, параллельный ввод и вывод кода. Режимы работы задаются двухразрядным кодом, подаваемым на входы управления S0, S1 Рис. 25.9. Реверсивный регистр . Режимы работы регистра при определенных значениях сигналов на входах S0, S1 обозначены в таблице 25.1 . Таблица 25.1 Режимы работы регистра Параллельный ввод информации с входов D1 – D4 происходит по фронту тактового импульса на входе С. При этом на инверсный вход R должен быть подан логический 0, а состояния входов VR и VL – произвольные. Сдвиг информации, поступающей в виде последовательно-го кода...

Параллельные регистры

Рассмотрим три интегральных микросхемы параллельных регистров (рис.25.8). Микросхема 530ИР18. Регистр предназначен для хранения шестиразрядного слова, записываемого и считываемого в виде параллельного кода. Запись кода осуществляется синхронно по фронту тактового импульса и при действии напряжения логиче-ского 0 на инверсном входе L. При действии логической 1 на хо-де L ввод кода запрещается и действие входных сигналов на вы-ходах Q не отражается. Микросхема 530ИР20. Регистр представляет собой четы-рехразрядный двухканальный мультиплексор, управляемый по входу WS. При действии напряжения логического 0 на входе WS по фронту тактового импульса на выходах Q фиксируется ин-формация с входов DA, при действии напряжения логической 1 – с входов DB. Рис. 25.8...

Сдвиговые регистры

Рассмотрим работу сдвиговых регистров на примере микросхемы К155ИР1 (рис. 25.5). Рабочий режим регистра задается уровнем сигнала на входе L. Ввод информации последовательным кодом, а также сдвиг ее вправо производится при L = 0. Входная информация подается на вход VR, а тактовые импульсы на вход С1. Сдвиг вправо на один разряд происходит при действии среза тактового импульса. Информация после четырех тактовых импульсов может быть считана с выходов Q1 – Q4. Рис. 25.5. ИМС К155ИР1 Рабочий режим регистра задается уровнем сигнала на входе L. Ввод информации последовательным кодом, а также сдвиг ее вправо производится при L = 0. Входная информация подается на вход VR, а тактовые импульсы на вход С1. Сдвиг вправо на один разряд происходит при действии среза...

Реверсивные счетчики

Реверсивные счетчики могут работать как в режиме сложения, так и в режиме вычитания. Как следует из рис. 24.1, 24.3, для изменения режима работы необходимо подключать или прямой, или инверсный выход предыдущего триггера, входящего в счетчик, к Т-входу последующего. Если за период времени T поступит К импульсов при работе счетчика в режиме суммирования и N импульсов при работе счетчика в режиме вычитания, то состояние счетчика будет равно K–N (при условии, что число импульсов K и N может однозначно подсчитываться счетчиком). Число K–N может быть как положительным, так и отрицательным. При реализации устройств обработки часто необходимо знать знак числа, полученного при поступлении различного количества импульсов. Для этого необходимо образовать...

Суммирующие счетчики

Рассмотрим счетчики К155ИЕ2 и К155ИЕ5. Условные гра-фические обозначения счетчиков приведены на рис. 24.4. Счетчики построены следующим образом: в каждой ИС первый из триггеров имеет отдельный вход С1 и прямой выход, три остальных триггера соединены между собой так, что образу-ют делитель на 8 в ИС типа ИЕ5 и на 5 – в ИС типа ИЕ2. При со-единении выхода первого триггера с входом С2 цепочки из трех триггеров образуются четырехразрядные счетчики, позво-ляющие производить деление частоты входного сигнала С1 соответственно на 16 и 10. Рис. 24.4. Счетчики: а) К155ИЕ5, б) К155ИЕ2 Рис. 24.5. Структура счетчика ИЕ5 Рис. 24.6. Структура счетчика ИЕ2 ИС имеют по два входа R0 установки в 0, объединенные по схеме "И". Сброс (установка в 0) триггеров производится при...

Cчетчики импульсов

Счетчик – такое устройство, на выходах которого получа-ется двоичный (двоично-десятичный) код, определяемый числом поступивших импульсов. Счетчики строятся на Т-триггерах. Основной параметр счетчика – модуль счета – максималь-ное число единичных сигналов, которое может быть сосчитано счетчиком. Счетчики обозначают через СТ (от англ. counter). Счетчики классифицируют: 1. По модулю счета: - двоично-десятичные; - двоичные; - с произвольным постоянным модулем счета; - с переменным модулем счета; 2. По направлению счета: - суммирующие; - вычитающие; - реверсивные; 3. По способу формирования внутренних связей: - с последовательным переносом; - с параллельным переносом; - с комбинированным переносом; - кольцевые. В суммирующем счетчике состояние счетчика (двоичный...

D-триггеры

D-триггер (от англ. delay) запоминает входную информа-цию при поступлении синхроимпульса. Рассуждая чисто теоре-тически, D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы. Хранение информации в D-триггерах обеспечивается за счет синхронизации, поэтому все реальные D-триггеры имеют два входа: информационный D и синхронизации С (рис. 23.14). В этом триггере сигнал на входе по сигналу синхронизации записывается и передается на выход. Рис. 23.14. D-триггер Так как информация на выходе остается неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защелкой. Условное графическое обозначение D-триггера показано на...

JK-триггеры

JK-триггер (от англ. jump и keep), отличается от рассмот-ренного RS-триггера тем, что появление на обоих информацион-ных входах (J и K) логических единиц (для прямых входов) при-водит к изменению состояния триггера. Такая комбинация сигналов для JK-триггера не является запрещенной. В остальном JK-триггер подобен RS-триггеру, причем роль входа S играет вход J, а роль входа R – вход К. JK-триггеры реализуются в виде в виде двухтактных триггеров (т. е. JK-триггеры являются синхронными). На рис. 23.10 приведено условное графическое обозначение двухступенчатого JK-триггера. Рис. 23.10. JK-триггер Полная таблица истинности JK-триггера аналогична таблице истинности RS-триггера, но не имеет неопределенных состояний (рис. 23.11). Данная таблица справедлива при...

RS-триггеры

Триггером называют логическую схему с положительной обратной связью, имеющую два устойчивых состояния – единичное и нулевое, которые обозначаются соответственно 1 и 0 (рис.23.1, а). В основе любого триггера находится кольцо из двух инверторов (рис. 23.1, б, в). Триггер является элементом памяти последовательностных логических устройств, на схемах он обозначается буквой Т При подаче питания в результате переходных процессов произвольно один из инверторов устанавливается в единичное состояние, а другой – в нулевое. В дальнейшем состояние логических элементов (ЛЭ) сохраняется, так как сигнал с выхода одного ЛЭ поддерживает состояние другого ЛЭ. Общепринято такую схему называть элементом памяти или защелкой. Входы триггера разделяют на информационные и...

Перемножающие устройства на основе сумматоров

На рис. 22.11 показана схема для перемножения двух дво-ичных чисел: четырехразрядного A = A4A3A2A1 и трехразрядного B = B3B2B1. Семиразрядное произведение формируется за счет парал-лельного умножения множимого на каждый разряд множителя логическими элементами 2И и сложения промежуточных произ-ведений со сдвигом на один разряд - сумматором. При этом вы-полняются следующие условия: М2 = А2В1 + А1В2, аналогично образуются результаты Mi: путем суммирован Здесь M – бит переноса из предыдущего разряда. Применение ЛЭ «И» для выполнения арифметической операции умножения в данном случае закономерно, поскольку в рамках одного разряда и арифметическое, и логическое умножение подчиняется общим правилам. Цифры в скобках у микросхем относятся к примеру перемножения двух...

Сравнение двоичных чисел

Сравнение многоразрядных чисел основывается на проверке равенства цифр чисел. Пусть даны два числа А3А2А1А0 и В3В2В1В0 . Сравниваются В3 и А3 , В2 и А2 , В1 и А1 , В0 и А0 , по результатам сравнения делается вывод: если совпали и третьи цифры, и вторые, и первые, и нулевые, то числа одинаковы. Таблица истинности поразрядного сравнения изображена на рис. 22.7. рис. 22.7. Таблица истинности поразрядного сравнения С помощью законов алгебры логики возможно представить выражение выходного сигнала: Переключательную функцию F позволяют реализовать логические двухвходовые элементы "Исключающее ИЛИ". На рис. 22.8 показан один из вариантов реализации схемы сравнения. Рис. 22.8. Реализация схемы сравнения на ИС 155ЛП5 и 155ЛР3 Возможно построение более сложной схемы...

Вычитание двоичных чисел

С помощью одних и тех же сумматоров можно не только складывать, но и вычитать двоичные числа. Микросхема К555ИМ7 (рис. 22.5, в) позволяет суммировать или вычитать одновременно четыре пары двоичных чисел, поступающих в последовательном коде на входы A и B. Режим работы – суммирование или вычитание задается установкой на входах V соответствующего логического уровня. При V = 0 реализуется режим суммирования, при V = 1 – режим вычитания. Обновление содержимого внутренних ячеек памяти (триггеров) и выдача на выходы S поразрядных результатов происходит синхронно по фронту тактового импульса на входе С. Предусмотренная в ИМ7 функция обнуления при R = 0 яв-ляется операцией асинхронной: очистка памяти ИС происходит независимо от состояния других входов. В режиме...

Сумматоры  Суммирование двоичных чисел

Сумматором называется комбинационное цифровое уст-ройство, предназначенное для выполнения операции арифмети-ческого сложения чисел, представленных в виде двоичных кодов. Сумматоры используются в операциях суммирования и вычитания чисел, а также составляют основу умножения и деления чисел. По принципу обработки разрядов чисел различают после-довательные и параллельные сумматоры. В последовательных сумматорах сложение чисел осуществляется поразрядно, после-довательно, в параллельных – все разряды обрабатываются одновременно. По числу выводов различают полусумматоры, одноразрядные сумматоры и многоразрядные сумматоры. Полусумматоры и одноразрядные сумматоры. Cложение двух одноразрядных двоичных чисел характеризуется таблицей сложения (таблицей истинности), в...

Демультиплексоры

Демультиплексором (DMX или DMS) называют функцио-нальный узел, который обеспечивает передачу цифровой инфор-мации, поступающей по одной линии, на несколько выходных линий. Выбор выходной линии осуществляется при помощи сигналов, поступающих на адресные входы. Таким образом, демультиплексор выполняет преобразование, обратное действию мультиплексора. Аналогично мультиплексорам, демультиплексоры бывают полными и неполными. Рассмотрим функционирование демультиплексора, имею-щего четыре выхода, состояние его входов и выходов приведено в таблице (рис. 21.6, а). Из этой таблицы следует: Y0 = D(А0А1); Y1 = D(A0А1); Y2 = D(А0A1); Y3 = D(A0A1). (21.2) т. е. реализовать такое устройство можно так, как показано на рис. 21.6, б. Для наращивания числа выходов...

Мультиплексоры

Мультиплексор – это функциональный узел, осуществ-ляющий подключение (коммутацию) одного из нескольких вхо-дов данных к выходу. Номер выбранного входа соответствует коду, поданному на адресные входы мультиплексора. Аналогично дешифраторам, мультиплексоры бывают полными и неполными. В мультиплексоре имеются информационные, адресные входы и, как правило, разрешающие (стробирующие). Разре-шающие входы используют для расширения функциональных возможностей мультиплексора. Они используются для наращи-вания разрядности мультиплексора, синхронизации его работы с работой других узлов. Сигналы на разрешающих входах могут разрешать, а могут и запрещать подключение определенного входа к выходу, т. е. могут блокировать действие всего устройства. Мультиплексоры...