Каталог RSS-каналов
Статистика

RSS-каналов в каталоге: 3392

Добавлено сегодня: 0

Добавлено вчера: 0

Культура / Музыка

Основы электроакустики

Разберёмся в основах звуковоспроизведения. 

Найдено 13 записей
D-триггеры

D-триггер (от англ. delay) запоминает входную информа-цию при поступлении синхроимпульса. Рассуждая чисто теоре-тически, D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы. Хранение информации в D-триггерах обеспечивается за счет синхронизации, поэтому все реальные D-триггеры имеют два входа: информационный D и синхронизации С (рис. 23.14). В этом триггере сигнал на входе по сигналу синхронизации записывается и передается на выход. Рис. 23.14. D-триггер Так как информация на выходе остается неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защелкой. Условное графическое обозначение D-триггера показано на...

JK-триггеры

JK-триггер (от англ. jump и keep), отличается от рассмот-ренного RS-триггера тем, что появление на обоих информацион-ных входах (J и K) логических единиц (для прямых входов) при-водит к изменению состояния триггера. Такая комбинация сигналов для JK-триггера не является запрещенной. В остальном JK-триггер подобен RS-триггеру, причем роль входа S играет вход J, а роль входа R – вход К. JK-триггеры реализуются в виде в виде двухтактных триггеров (т. е. JK-триггеры являются синхронными). На рис. 23.10 приведено условное графическое обозначение двухступенчатого JK-триггера. Рис. 23.10. JK-триггер Полная таблица истинности JK-триггера аналогична таблице истинности RS-триггера, но не имеет неопределенных состояний (рис. 23.11). Данная таблица справедлива при...

RS-триггеры

Триггером называют логическую схему с положительной обратной связью, имеющую два устойчивых состояния – единичное и нулевое, которые обозначаются соответственно 1 и 0 (рис.23.1, а). В основе любого триггера находится кольцо из двух инверторов (рис. 23.1, б, в). Триггер является элементом памяти последовательностных логических устройств, на схемах он обозначается буквой Т При подаче питания в результате переходных процессов произвольно один из инверторов устанавливается в единичное состояние, а другой – в нулевое. В дальнейшем состояние логических элементов (ЛЭ) сохраняется, так как сигнал с выхода одного ЛЭ поддерживает состояние другого ЛЭ. Общепринято такую схему называть элементом памяти или защелкой. Входы триггера разделяют на информационные и...

Перемножающие устройства на основе сумматоров

На рис. 22.11 показана схема для перемножения двух дво-ичных чисел: четырехразрядного A = A4A3A2A1 и трехразрядного B = B3B2B1. Семиразрядное произведение формируется за счет парал-лельного умножения множимого на каждый разряд множителя логическими элементами 2И и сложения промежуточных произ-ведений со сдвигом на один разряд - сумматором. При этом вы-полняются следующие условия: М2 = А2В1 + А1В2, аналогично образуются результаты Mi: путем суммирован Здесь M – бит переноса из предыдущего разряда. Применение ЛЭ «И» для выполнения арифметической операции умножения в данном случае закономерно, поскольку в рамках одного разряда и арифметическое, и логическое умножение подчиняется общим правилам. Цифры в скобках у микросхем относятся к примеру перемножения двух...

Сравнение двоичных чисел

Сравнение многоразрядных чисел основывается на проверке равенства цифр чисел. Пусть даны два числа А3А2А1А0 и В3В2В1В0 . Сравниваются В3 и А3 , В2 и А2 , В1 и А1 , В0 и А0 , по результатам сравнения делается вывод: если совпали и третьи цифры, и вторые, и первые, и нулевые, то числа одинаковы. Таблица истинности поразрядного сравнения изображена на рис. 22.7. рис. 22.7. Таблица истинности поразрядного сравнения С помощью законов алгебры логики возможно представить выражение выходного сигнала: Переключательную функцию F позволяют реализовать логические двухвходовые элементы "Исключающее ИЛИ". На рис. 22.8 показан один из вариантов реализации схемы сравнения. Рис. 22.8. Реализация схемы сравнения на ИС 155ЛП5 и 155ЛР3 Возможно построение более сложной схемы...

Вычитание двоичных чисел

С помощью одних и тех же сумматоров можно не только складывать, но и вычитать двоичные числа. Микросхема К555ИМ7 (рис. 22.5, в) позволяет суммировать или вычитать одновременно четыре пары двоичных чисел, поступающих в последовательном коде на входы A и B. Режим работы – суммирование или вычитание задается установкой на входах V соответствующего логического уровня. При V = 0 реализуется режим суммирования, при V = 1 – режим вычитания. Обновление содержимого внутренних ячеек памяти (триггеров) и выдача на выходы S поразрядных результатов происходит синхронно по фронту тактового импульса на входе С. Предусмотренная в ИМ7 функция обнуления при R = 0 яв-ляется операцией асинхронной: очистка памяти ИС происходит независимо от состояния других входов. В режиме...

Сумматоры  Суммирование двоичных чисел

Сумматором называется комбинационное цифровое уст-ройство, предназначенное для выполнения операции арифмети-ческого сложения чисел, представленных в виде двоичных кодов. Сумматоры используются в операциях суммирования и вычитания чисел, а также составляют основу умножения и деления чисел. По принципу обработки разрядов чисел различают после-довательные и параллельные сумматоры. В последовательных сумматорах сложение чисел осуществляется поразрядно, после-довательно, в параллельных – все разряды обрабатываются одновременно. По числу выводов различают полусумматоры, одноразрядные сумматоры и многоразрядные сумматоры. Полусумматоры и одноразрядные сумматоры. Cложение двух одноразрядных двоичных чисел характеризуется таблицей сложения (таблицей истинности), в...

Демультиплексоры

Демультиплексором (DMX или DMS) называют функцио-нальный узел, который обеспечивает передачу цифровой инфор-мации, поступающей по одной линии, на несколько выходных линий. Выбор выходной линии осуществляется при помощи сигналов, поступающих на адресные входы. Таким образом, демультиплексор выполняет преобразование, обратное действию мультиплексора. Аналогично мультиплексорам, демультиплексоры бывают полными и неполными. Рассмотрим функционирование демультиплексора, имею-щего четыре выхода, состояние его входов и выходов приведено в таблице (рис. 21.6, а). Из этой таблицы следует: Y0 = D(А0А1); Y1 = D(A0А1); Y2 = D(А0A1); Y3 = D(A0A1). (21.2) т. е. реализовать такое устройство можно так, как показано на рис. 21.6, б. Для наращивания числа выходов...

Мультиплексоры

Мультиплексор – это функциональный узел, осуществ-ляющий подключение (коммутацию) одного из нескольких вхо-дов данных к выходу. Номер выбранного входа соответствует коду, поданному на адресные входы мультиплексора. Аналогично дешифраторам, мультиплексоры бывают полными и неполными. В мультиплексоре имеются информационные, адресные входы и, как правило, разрешающие (стробирующие). Разре-шающие входы используют для расширения функциональных возможностей мультиплексора. Они используются для наращи-вания разрядности мультиплексора, синхронизации его работы с работой других узлов. Сигналы на разрешающих входах могут разрешать, а могут и запрещать подключение определенного входа к выходу, т. е. могут блокировать действие всего устройства. Мультиплексоры...

Шифраторы

На выходе шифратора (кодера) устанавливается двоичный код, соответствующий десятичному номеру возбужденного ин-формационного входа. В условном обозначении шифраторов используются буквы СD (от англ. Сoder). Шифратор может быть использован как для представления (кодирования) десятичного числа двоичным кодом, так и для выдачи определенного кода (его значение заранее выбирается) при нажатии клавиши с соответствующим символом. При появлении этого кода система оповещается о том, что нажата определенная клавиша клавиатуры. Рис. 20.5. Восьмиразрядный дешифратор Аналогично дешифраторам, шифраторы бывают полные и неполные. Для полного шифратора выполняется условие: n = 2 N , где n – число входов, N – число выходов. Рис. 20.6. ИМС 155ИД9 Рис. 20.7. Сопряжение ИД9 со...

Дешифраторы

Дешифратором называют преобразователь двоичного n-разрядного кода в унитарный позиционный 2n-разрядный код, все разряды которого, за исключением одного, равны нулю. Де-шифраторы бывают полные и неполные. Для полного дешифратора выполняется условие: N = 2n, где n – число входов, N – число выходов. Если в работе дешифратора используется неполное число выходов, то такой дешифратор называется неполным. Так, на-пример, дешифратор, имеющий 4 входа и 16 выходов, будет полным, а имеющий только 10 выходов является неполным. В условном обозначении дешифраторов используются буквы DC (от англ. Decoder). Входы дешифраторов принято обозначать их двоичными весами. Кроме информационных входов дешифратор имеет один или более входов разрешения работы обозначаемых как Е...

Цифровые логические устройства подразделяются на два класса: комбинационные и последовательностные. Комбинационные цифровые устройства реализуют различ-ные преобразования двоичных цифровых сигналов на основе комбинационных логических функций. Выходные сигналы ком-бинационных устройств в любой момент времени однозначно определяются входными сигналами, имеющими место в этот мо-мент времени. К основным типам таких устройств относятся сумматоры, дешифраторы и шифраторы, преобразователи кодов, мультиплексоры и демультиплексоры, схемы сравнения двоичных чисел и др. Второй класс логических устройств содержит последова-тельностные схемы или конечные автоматы. Последовательност-ные устройства обязательно содержат элементы памяти. Выход-ные сигналы...

Двунаправленная передача сигналов

Одновременная двунаправленная передача информации по одному кабелю. В дисплее VT100 (фирма DEC) использована схема, позволяющая передавать информацию одновременно в двух направлениях от двух независимых и не синхронизированных между собой источников (рис. 19.16). Схема содержит два одинаковых приемопередатчика, объединенных двухпроводной линией связи L. В табл. 19.1 показаны четыре возможные состояния устройства. Сигналы А, В, С и D представлены в табл. 19.1 логическими значениями, остальные сигналы представлены в виде приблизительных значений напряжений подробнее